Implémentation matérielle de réseaux de neurones à décharge à base de circuits hybrides CMOS-memristors pour l'intelligence artificielle en périphérie à ultra-basse consommation

Les récentes percées dans le domaine de l’intelligence artificielle (IA) basée sur les réseaux de neurones artificiels (RNA) modernes ont permis des progrès considérables dans la reconnaissance visuelle, le traitement du langage naturel et les tâches générales de prédiction. Cependant, ces architectures algorithmiques inspirées du cerveau redéfinissent de nouvelles exigences en matière de performances et d’efficacité énergétique pour le matériel informatique. En raison du très grand nombre de paramètres, de la complexité de la topologie des réseaux et de l’utilisation massive de multiplications vecteur-matrice (MVM) pour l’apprentissage et l’inférence, le matériel informatique généraliste basé sur l’architecture linéaire de von Neumann n’est pas optimisé pour la mise en ?uvre de l’IA. Cette situation implique une faible efficacité vitesse-énergie et empêche le développement d’applications informatiques à la périphérie propulsées par l’IA. Par conséquent, pour résoudre cette inadéquation logiciel-matériel qui empêche d’exploiter pleinement les avantages de l’IA, il y a besoin important de nouveaux types de processeurs spécialement conçues pour les méthodes de calcul des RNA. Dans cette optique, la co-intégration de technologies CMOS matures avec des dispositifs de mémoire émergents ouvre une nouvelle voie pour du nouveau matériel informatique de faible puissance et à haute performance dédié à l’IA, en permettant des paradigmes de calcul entièrement optimisés pour la nature massivement parallèle des RNA. Des réseaux crossbars de mémoires résistives (aussi appelées « memristors ») fabriqués avec des technologies compatibles CMOS peuvent en effet permettre le calcul au sein même de la mémoire, fonctionnalité très recherchée pour les accélérateurs de MVM. De plus, en s’inspirant des réseaux de neurones biologiques, le codage et le traitement des données à l’aide de décharges (« spike ») est un autre moyen prometteur de réduire encore la consommation d’énergie des RNA et d’offrir de nouvelles applications. Nous proposons dans ce projet de recherche en équipe de rendre possible un matériel informatique ultra-efficace pour le calcul périphérique de pointe basé sur l’IA, en développant des réseaux hybrides CMOS-memristors de dimension 512×512 pour les accélérateurs de MVM. L’implémentation matérielle d’algorithmes de réseaux de neurones émergents tels que les réseaux de neurones binarisés (BNN) et les équations différentielles ordinaires neurales (NODE) sera démontrée. Sur la base d’algorithmes de calcul bio-inspirés à base de décharges, des versions à décharge de BNN et de solveurs ODE sera également explorées afin de minimiser leurs besoins en mémoire et leur consommation d’énergie. Des études approfondies de l’impact des caractéristiques des memristors (variabilité, précision) sur les performances des réseaux de neurones seront réalisées. Notre équipe interdisciplinaire d’experts en nanodispositifs, en ingénierie neuromorphique et en réseaux de neurones à décharge adoptera une méthodologie de co-conception logiciel-matériel afin de développer des solutions technologiques innovantes au niveau des dispositifs, des circuits et des logiciels, spécifiquement adaptées à l’IA en périphérie à haute performance et à faible consommation d’énergie.